

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2004 年 2 月 19 日 (19.02.2004)

PCT


(10) 国際公開番号
WO 2004/015756 A1

- (51) 国際特許分類⁷: H01L 21/52, H01S 5/022 (72) 発明者; および
(21) 国際出願番号: PCT/JP2003/009706 (75) 発明者/出願人 (米国についてのみ): 石井 隆
(22) 国際出願日: 2003 年 7 月 30 日 (30.07.2003) (ISHII, Takashi) [JP/JP]; 〒664-0016 兵庫県 伊丹市 昆陽北一丁目 1 番 1 号 住友電気工業株式会社 伊丹製作所内 Hyogo (JP). 桧垣 賢次郎 (HIGAKI, Kenjiro) [JP/JP]; 〒664-0016 兵庫県 伊丹市 昆陽北一丁目 1 番 1 号 住友電気工業株式会社 伊丹製作所内 Hyogo (JP). 筑木 保志 (TSUZUKI, Yasushi) [JP/JP]; 〒664-0016 兵庫県 伊丹市 昆陽北一丁目 1 番 1 号 住友電気工業株式会社 伊丹製作所内 Hyogo (JP).
(25) 国際出願の言語: 日本語
(26) 国際公開の言語: 日本語
(30) 優先権データ: 特願2002-233155 2002 年 8 月 9 日 (09.08.2002) JP (74) 代理人: 中野 稔, 外 (NAKANO, Minoru et al.); 〒554-0024 大阪府 大阪市此花区 島屋一丁目 1 番 3 号 住友電気工業株式会社内 Osaka (JP).
(71) 出願人 (米国を除く全ての指定国について): 住友電気工業株式会社 (SUMITOMO ELECTRIC INDUSTRIES, LTD.) [JP/JP]; 〒541-0041 大阪府 大阪市中央区 北浜四丁目 5 番 33 号 Osaka (JP). (81) 指定国 (国内): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK,

[続葉有]

(54) Title: SUBMOUNT AND SEMICONDUCTOR DEVICE

(54) 発明の名称: サブマウントおよび半導体装置



(57) Abstract: A submount on which a semiconductor light emitting device is mounted with a high bonding strength. The submount (3) comprises a substrate (4) and a solder layer (8) formed on a main surface (4f) of the substrate (4). The density of the solder layer (8) is not less than 50% and not more than 99.9% of the theoretical density of the material that constitutes the solder layer (8). The solder layer (8) comprises at least one kind selected from the group consisting of gold-tin alloys, silver-tin alloys and lead-tin alloys. Before fusion, the solder layer (8) is formed on the substrate (4) and comprises an Ag film (8b) and an Sn film (8a) provided on the Ag film (8b). The submount (3) further comprises an Au film (6), which is formed between the substrate (4) and the solder layer (8).

(57) 要約: 高い接合強度で半導体発光素子を取りつけることができるサブマウントを提供する。サブマウント 3 は、基板 4 と、基板 4 の主表面 4 f 上に形成されたはんだ層 8 とを備える。はんだ層 8 の密度がはんだ層 8 を構成する材質の理論密度の 50% 以上 9

[続葉有]

WO 2004/015756 A1

明細書

サブマウントおよび半導体装置

技術分野

- 5 この発明は、サブマウントおよびそれを用いた半導体装置に関し、より特定の
には、半導体発光素子を搭載するサブマウントおよびこのサブマウントを用いた
半導体装置に関する。なお、本発明の「半導体発光素子」とは、例えばレーザー
ダイオードや発光ダイオードのようなものを指す。

10 背景技術

従来、半導体発光素子を備える半導体装置が知られている。このような半導体
装置の一種は、図4に示すようにサブマウント3に半導体発光素子を搭載するこ
とにより製造される。図4は、従来の半導体装置の製造方法を説明するための断
面模式図である。図4を参照して、従来の半導体装置の製造方法を説明する。

- 15 図4に示すように、従来の半導体装置1の製造方法では、まず半導体発光素子
としてのレーザダイオード2を搭載するためのサブマウント3を準備する。サブ
マウントは、セラミックの基板4と、同基板上に形成されたチタン（Ti）を含
む膜および白金（Pt）を含む膜からなる積層膜（Ti/Pt積層膜5）と、こ
の積層膜上に形成された電極層としての金（Au）膜6と、この膜上に形成され
20 た白金（Pt）を含むはんだバリア層107と、同バリア層上に形成された金
（Au）錫（Sn）系はんだを含むはんだ層108とからなる。Ti/Pt積層
膜、Au膜、はんだバリア層およびはんだ層を形成する方法は、従来の蒸着法、
スパッタリング法あるいはめっき法などの成膜方法およびフォトリソグラフィ法
あるいはメタルマスク法などのパターニング方法を用いることができる。

- 25 図4に示したようなサブマウントを準備した後、サブマウントのはんだを加熱
溶融し、半導体発光素子としてのレーザーダイオードをはんだ上の所定の位置に
搭載する（ダイボンド工程を実施する）。その後、図示しないヒートシンクにサ
ブマウントの裏面側をはんだなどで接続・固定することにより、半導体発光素子
を備える半導体装置を得ることができる。

また、半導体発光素子のダイボンド工程において、加熱によって発生する半導体発光素子の損傷を低減するために、上記金錫系はんだより熔融温度の低い鉛（P b）錫（S n）系はんだや銀（A g）錫（S n）系はんだが、はんだ層として用いられることもある。銀錫系はんだを用いた場合、同時に鉛フリー化も達成
5 することができる。

一方、例えばC D装置やD V D装置の書き込み速度の高速化やレーザ加工機の高出力化などに伴う半導体発光素子の高出力化が進められており、それらに用いられる半導体装置にはより高い実用信頼性が必要とされている。その実現のため
10 の1つ要望事項として、半導体発光素子とサブマウントの高い接合強度がある。

発明の開示

この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、半導体発光素子を高い強度で接合することが可能なサブマウントおよびそのサブマウントを用いた半導体装置を提供することである。

15 この発明に従ったサブマウントは、サブマウント基板と、サブマウント基板の主表面上に形成されたはんだ層とを備える。熔融前のはんだ層の密度がはんだ層を構成する材質の理論密度の50%以上99.9%以下である。

このように構成されたサブマウントでは、熔融前のはんだ層の密度が、はんだ層を構成する材質の理論密度の50%以上99.9%以下であるため、はんだ層
20 の密度が高い。そのため、はんだ層上に搭載される半導体発光素子とサブマウントとの接合強度を向上させることができる。はんだ層の密度が理論密度の50%未満であれば、はんだ層の密度が小さくなるため、接合強度を十分に向上させることができない。はんだ層の密度を理論密度の99.9%より大きくすることは、技術的に困難である。

25 好ましくは、はんだ層は、金錫（A u S n）合金、銀錫（A g S n）合金および鉛錫（P b S n）合金からなる群より選ばれた少なくとも1種を含む。より好ましくは、はんだ層は銀錫系はんだを主成分とする。この場合、鉛フリー化を実現できるとともに、半導体発光素子の接合温度を低く設定できるため、加熱によって発生する半導体発光素子の損傷を低減することができる。

好ましくは、溶融前のはんだ層は、サブマウント基板の上に形成され、銀（A g）を主成分とする第1の層と、第1の層の上に形成され、錫（S n）を主成分とする第2の層とを有する。第1の層として、例えばA g膜が用いられ、第2の層として、例えばS n膜が用いられる。

- 5 好ましくは、サブマウントは、サブマウント基板とはんだ層との間に形成された電極層をさらに備える。

好ましくは、電極層は金を含む。

- 好ましくは、サブマウントは、はんだ層と電極層との間に形成されたはんだ密着層をさらに備える。はんだ密着層は、はんだ層側に設けられて、金（A u）、
10 白金（P t）、パラジウム（P d）およびそれらの合金からなる群から選ばれた少なくとも1種を主成分とする貴金属層と、電極層側に設けられてチタン（T i）、バナジウム（V）、クロム（C r）、ジルコニウム（Z r）、ニオブ（N b）およびそれらの合金からなる群から選ばれた少なくとも1種を主成分とする遷移元素層とを含む。この場合、はんだの接合強度をより一層高めることができる。
15

遷移元素層は、4 A族元素、5 A族元素または6 A族元素およびその合金からなる群から選ばれた少なくとも1種を主成分とする層であってもよく、また組成の異なる複数の層が積層されていてもよい。

- 接合強度を高めるためおよび価格面から、遷移元素層および貴金属層の膜厚は
20 0を超え1 μ m以下であるのが望ましい。より好ましくは、遷移元素層の膜厚は、0.01 μ m以上0.2 μ m以下であり、貴金属層の膜厚は、0.01 μ m以上0.1 μ m以下である。

- また好ましくは、サブマウントは、サブマウント基板とはんだ層との間に形成された密着層と拡散防止層とをさらに備える。サブマウント基板の主表面に接触
25 するように密着層が形成されており、密着層の上に拡散防止層が形成されている。

好ましくは、密着層はチタンを含み、拡散防止層は白金を含む。

好ましくは、サブマウント基板は窒化アルミニウム（A l N）焼結体またはアルミナ（A l₂O₃）焼結体を含む。より好ましくは、サブマウント基板は窒化アル

ミニウム焼結体を含む。この場合、窒化アルミニウムは熱伝導率が高いため、放熱特性の優れたサブマウントを得ることができる。また、サブマウント基板は、炭化ケイ素（S i C）焼結体または銅タングステン（C u W）合金または複合体を含んでいてもよい。

- 5 この発明に従った半導体装置は、上述のいずれかのサブマウントと、サブマウントのはんだ層上に搭載された半導体発光素子とを備える。

このように構成された半導体装置では、半導体発光素子を高い強度でサブマウントに接合することが可能であり、半導体装置の実用信頼性を向上させることができる。

10

図面の簡単な説明

図 1 は、この発明の実施の形態 1 に従った半導体装置を示す断面模式図である。

- 図 2 は、この発明の実施の形態 2 に従った半導体装置を示す断面模式図である。

図 3 は、図 2 に示した半導体装置の製造方法を説明するための断面模式図である。

図 4 は、従来の半導体装置の製造方法を説明するための断面模式図である。

- 20 発明を実施するための最良の形態

（実施の形態 1）

以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。

図 1 は、この発明の実施の形態 1 に従った半導体装置を示す断面模式図である。

- 25 図 1 で示すように、半導体装置 1 は、サブマウント 3 と、はんだ層 8 によりサブマウント 3 に搭載された半導体発光素子としてのレーザダイオード 2 とを備える。はんだ層 8 は、はんだ層 8 を構成する銀錫系はんだの理論密度の 50% 以上 99.9% 以下の密度を有する。

サブマウント 3 は、基板 4 上に T i / P t 積層膜 5、金（A u）膜 6 と、はん

だバリア層 107 と、はんだ層 8 が積層されて構成されている。図 1 で示す半導体装置 1 の製造方法では、まずレーザダイオード 2 を搭載するためのサブマウント 3 を準備する。サブマウントは、セラミックの基板 4 と、同基板上に形成されたチタン (Ti) を含む膜 (密着層) および白金 (Pt) を含む膜 (拡散防止層) からなる積層膜 (Ti/Pt 積層膜 5) と、この積層膜上に形成された電極層としての金 (Au) 膜 6 と、この膜上に形成された白金 (Pt) を含むはんだバリア層 107 と、同バリア層上に形成された銀 (Ag) 錫 (Sn) 系はんだを含むはんだ層 8 とからなる。Ti/Pt 積層膜、Au 膜、はんだバリア層およびはんだ層を形成する方法は、従来の蒸着法、スパッタリング法あるいはめっき法などの成膜方法およびフォトリソグラフィ法あるいはメタルマスク法などのパターンニング方法を用いることができる。

はんだ層 8 を構成する材質としては、銀錫はんだだけでなく、金錫はんだまたは鉛錫はんだなどを用いることができる。

はんだ層 8 の密度を測定する方法としては、例えば、東レリサーチセンター THE TRC NEWS No. 59 (Apr. 1997), pp. 11-16 に記載されている X 線反射率測定 (GIXR) 装置を用いることができる。

図 1 に示したようなサブマウントを準備した後、サブマウントのはんだを加熱溶融し、半導体発光素子としてのレーザダイオードをはんだ上の所定の位置に搭載する (ダイボンド工程を実施する)。この後、図示しないヒートシンクにサブマウントの裏面側をはんだなどで接続・固定することにより、半導体発光素子を備える半導体装置を得ることができる。

このような本発明のサブマウントおよび半導体装置では、溶融前のはんだ層の密度が理論密度に対して 50% 以上 99.9% 以下であるため、半導体発光素子とサブマウントの接合強度をより一層高めることができる。その結果、半導体装置の実用信頼性をより一層向上させることができる。

(実施の形態 2)

図 2 は、この発明の実施の形態 2 に従った半導体装置を示す断面模式図である。また、図 3 は、図 2 に示した半導体装置の製造方法を説明するための断面模式図であり、はんだ溶融前の状態を示したものである。

図2に示すように、半導体装置1は、サブマウント3に半導体発光素子としてのレーザーダイオード2が搭載された構造を有している。サブマウントは、例えば窒化アルミニウム (AlN) 焼結体からなるサブマウント用の基板4と、密着層としてのチタン (Ti) 膜5bおよび拡散防止層としての白金 (Pt) 膜5aの積層膜5 (Ti/Pt積層膜5) と、このTi/Pt積層膜5上に形成された電極層としての金 (Au) 膜6と、このAu膜上に形成され、遷移元素層としてのチタン (Ti) 膜7bおよび貴金属層としての白金 (Pt) 膜7aの積層からなるはんだ密着層7と、はんだ密着層上に形成されたはんだ層8としての銀錫 (AgSn) 系はんだとからなる。

図2および図3に示すように、レーザーダイオードと、サブマウントとは、はんだ層によって接続されている。レーザーダイオードの幅と、はんだ層の幅と、はんだ密着層の幅は、ほぼ等しい。なお、はんだ溶融前または溶融後の状態において、はんだ層の幅および長さは、レーザーダイオードの幅および長さより大きくても小さくても良く、はんだ密着層の幅および長さは、はんだ層の幅および長さよりも大きくても小さくてもかまわない。

図2に示した半導体装置においては、サブマウントを構成する基板の材料として、セラミックス、半導体、あるいは金属を用いてもよい。セラミックスとしては、例えば上述した窒化アルミニウム (AlN)、酸化アルミニウム (Al_2O_3)、炭化ケイ素 (SiC)、窒化ケイ素 (Si_3N_4) などを主成分としたものが、半導体としては、例えばシリコン (Si) を主成分としたものが、金属としては、例えば銅 (Cu)、タングステン (W)、モリブデン (Mo)、鉄 (Fe) およびこれらを含む合金ならびに銅タングステン (CuW) のような複合材料が、それぞれ挙げられる。

基板は、熱伝導率の高い材料を用いることが好ましい。その熱伝導率は、好ましくは 100 W/mK 以上であり、より好ましくは 170 W/mK 以上である。また、その熱膨張係数は、レーザーダイオードを構成する材料の熱膨張係数に近似していることが好ましい。例えばレーザーダイオードがガリウム砒素 (GaAs) あるいはインジウムリン (InP) などを用いる場合、基板の熱膨張係数は、好ましくは $10 \times 10^{-6}/\text{K}$ 以下であり、より好ましくは $5 \times 10^{-6}/\text{K}$ 以下

である。

基板4にセラミックを用いた場合、その上面とそれに対向する下面との間を接続するようなスルーホールあるいはその内部に導体（ビアフィル）が充填されたビアホールが形成されていてもよい。ビアホールに充填される導体（ビアフィル）の主成分としては、望ましくは高融点金属、特にタングステン（W）やモリブデン（Mo）を用いることができる。なお、これらにさらにチタン（Ti）などの遷移金属、あるいはガラス成分や基板材料（例えば窒化アルミニウム（AlN））が含まれていてもよい。

10 基板の表面粗さは、好ましくはRaで1μm以下、より好ましくはRaで0.1μm以下である。また、その平面度は、好ましくは5μm以下、より好ましくは1μm以下である。Raが1μmを超えるか平面度が5μmを超える場合、レーザーダイオードの接合時にサブマウントとの間に隙間が発生し易くなり、それによってレーザーダイオードを冷却する効果が低下することがある。なお、表面粗さRaおよび平面度はJIS規格（それぞれJISB0601およびJISB
15 0621）に規定されている。

また、Ti/Pt積層膜を構成するTi膜（チタン（Ti）を含む膜）は、基板との密着性を高めるための密着層であり、基板の上部表面に接触するように形成される。その材料としては、例えば（Ti）、バナジウム（V）、クロム（Cr）、ニッケルクロム合金（NiCr）、ジルコニウム（Zr）、ニオブ（Nb）、
20 タンタル（Ta）、およびこれらの化合物を用いることができる。また、基板が金属、合金あるいは金属を含む複合材料である場合には、密着層は形成しなくてもよい。

また、Ti/Pt積層膜を構成する白金（Pt）膜は拡散防止層であり、Ti膜の上部表面上に形成される。その材料としては、例えば白金（Pt）、パラジウム（Pd）、ニッケルクロム合金（NiCr）、ニッケル（Ni）、モリブデン（Mo）などを用いることができる。なお、電極層の主成分は、通常Auが用いられる。
25

また、はんだ密着層と電極層との間にはんだバリア層が形成されていても良い。その材料としては、例えば白金（Pt）、ニッケルクロム合金（NiCr）

r)、ニッケル(Ni)などを用いることができる。はんだバリア層の幅および長さは、はんだ密着層のそれらより大きくても小さくてもかまわない。

また、はんだ層の材料としては、上述の銀錫(AgSn)系はんだの他に、例えば錫(Sn)、インジウム(In)などの低融点金属はんだ、または、金錫(AuSn)系はんだ、金ゲルマニウム(AuGe)系はんだ、鉛錫(PbSn)系はんだ、インジウム錫(InSn)系はんだなどの合金はんだ、あるいはこれらを組み合わせたはんだを用いることができる。また、溶融前のはんだ層の形態としては、例えば図3の8a、8bに示したように、上記した合金はんだの別々の金属種が積層されていてもよい。なお、はんだ層に銀錫(AgSn)系はんだを用いる場合の銀(Ag)量は、0質量%以上72質量%以下、金錫(AuSn)系はんだを用いる場合の金(Au)量は、65質量%以上85質量%以下あるいは5質量%以上20質量%以下であることが好ましい。

なお、上述のTi/Pt積層膜、Au膜、はんだ密着層、はんだバリア層およびはんだ層を、総称して以下メタライズ層とも言う。メタライズ層の形成方法としては、従来から用いられている成膜方法を適用できる。例えば、蒸着法、スパッタリング法などの薄膜形成方法、あるいはめっき法などがある。また、上述のTi/Pt積層膜、Au膜、はんだ密着層およびはんだ層のパターニング方法には、例えばフォトリソグラフィを用いたリフトオフ法、化学エッチング法、ドライエッチング法、またはメタルマスク法などがある。

上述のTi/Pt積層膜のチタン(Ti)膜の厚さは、0.01 μ m以上1.0 μ m以下、白金(Pt)膜の厚さは、0.01 μ m以上1.5 μ m以下が、それぞれ好ましい。電極層としてのAu膜の厚さは、0.1 μ m以上10 μ m以下が、はんだ層の厚さは好ましくは0.1 μ m以上10 μ m以下が、それぞれ好ましい。はんだバリア層を形成する場合、その厚さは好ましくは0.01 μ m以上1.5 μ m以下である。

本発明の半導体発光素子の材料としては、例えばGaAs系、InP系、GaN系のような、化合物半導体が挙げられる。発光部は、上面もしくは下面のいずれでもよい。なお、下面発光型レーザーダイオード(レーザーダイオードとはんだ層との接合部に対向するレーザーダイオードの側面側においてレーザーダイオ

ードの発光部が形成されている方式) の場合、発熱部である発光部が基板により近い位置に配置されることから、半導体装置の放熱性をより向上させることができる。

- 5 レーザーダイオードの表面にはシリコン酸化膜 (SiO_2) などの絶縁層および電極層などのメタライズ層が形成される。電極層としての金 (Au) 層の厚さは、はんだ層との良好な濡れ性を確保するために、 $0.1\text{ }\mu\text{m}$ 以上 $10\text{ }\mu\text{m}$ 以下であることが好ましい。

- 10 なお、図2に示した半導体装置は、図示されていないが、ヒートシンクにはんだなどを用いて接続されていてもよい。具体的には、基板の Ti/Pt 積層膜が形成された面とは反対側の面上に密着層、拡散防止層などを形成した後、例えば基板の裏面とヒートシンクとの間にシート状のはんだ(はんだ箔)を配置し、これを介してサブマウントにヒートシンクが接合される。なお、はんだ箔は、あらかじめ基板裏面のメタライズ層上に形成してもよい。その場合は、レーザーダイ

- 15 ヒートシンクの材料としては、例えば金属あるいはセラミックスなどを用いることができる。金属としては、例えば銅(Cu)、アルミニウム(Al)、タングステン(W)、モリブデン(Mo)、鉄(Fe)、これらの金属を含む合金および複合材料を用いることができる。なお、はんだ接合を容易にするために、ヒートシンクの表面にはニッケル(Ni)、金(Au)またはこれらの金属を含む
- 20 膜を形成するのが好ましい。これらの膜は、蒸着法やめっき法で形成することができる。ヒートシンクの熱伝導率は、好ましくは 100 W/mK 以上である。

次に、図3を用いて、図2に示した半導体装置の製造方法を、窒化アルミニウム焼結体を基板とした場合を想定して説明する。

- 25 まず第1工程として基板を製造する。この種のサブマウントは長さ、幅がせいぜい数 mm 程度と小さいため、通常は例えば長さ、幅が 50 mm 程度の基板母材を作製し、これにメタライズ層を形成した後、所定サイズに細かく切断分割する方法で製造される。以下、この手順に沿って説明する。従って、この工程での基板母材のサイズは、例えば幅を 50 mm 、長さを 50 mm 、厚さを 0.4 mm とする。なお、基板材料である窒化アルミニウム(AlN)焼結体の製造方法に

は、通常の方法が適用できる。

次に、第2工程で基板の表面を研磨する。研磨後の基板の表面粗さは、好ましくは R_a で $1.0\mu m$ 以下、より好ましくは $0.1\mu m$ 以下とする。研磨方法としては、例えば研削盤、サンドブラスト、サンドペーパーまたは砥粒による研磨などの通常の方法を適用することができる。

次に、図3で示すように、密着層としてのTi膜5b、拡散防止層としてのPt膜5aおよび電極層としてのAu膜6を所定のパターンで形成するため、第3工程としてレジストパターンを形成する。このレジストのパターニングにおいては、例えばフォトリソグラフィ法を用いて、それぞれの膜が形成されるべき領域外の基板部分にレジスト膜を形成する。

第4工程は、密着層であるTi膜を蒸着する工程である。膜の厚さは、例えば $0.1\mu m$ とする。

第5工程は、密着層上に拡散防止層であるPt膜を形成する。膜の厚さとしては、例えば $0.2\mu m$ とする。

第6工程では、電極層であるAu膜を蒸着する。膜の厚さは、例えば $0.6\mu m$ とする。

第7工程はリフトオフ工程である。この工程では第3工程のパターニング工程において形成したレジスト膜を、レジスト剥離液によって、そのレジスト膜上に載った密着層、拡散防止層および電極層それぞれの膜の部分とともに除去する。この結果、基板上に所定のパターンを有する3つの膜を形成することができる。

第8工程では、はんだ密着層を蒸着する。ここでは、メタルマスク法を用いて電極層上に遷移元素層としてのTi膜7b、次いで貴金属層としてのPt膜7aをそれぞれ蒸着する。このとき形成されるTi膜とPt膜の厚さは、それぞれ例えば $0.08\mu m$ および $0.05\mu m$ とする。

次に、第9工程として真空蒸着法により、はんだ密着層上にはんだ層8を形成する。ここでは、メタルマスク法を用いて、図3に示したように、はんだ密着層上にAg/Sn積層はんだ層としてのAg膜8bを蒸着し、続いてSn膜8aを蒸着する。このとき形成されるAg膜とSn膜の厚さは、それぞれ例えば $1.5\mu m$ および $3.0\mu m$ とする。

はんだ層を形成する工程において、成膜雰囲気から水分や酸素などの不純物ガスを低減するために、成膜前のチャンバ内の圧力（到達真空度）は、 $5.0 \times 10^{-4} \text{ Pa}$ 以下とするのが好ましく、より好ましくは $1.0 \times 10^{-4} \text{ Pa}$ 以下である。また、はんだ層のはんだ密着層に対する密着性を向上させるために、はんだ層の成膜時の基板の表面温度は、 20°C 以上であり、はんだの液相生成温度よりも 10°C 低い温度以下とするのが好ましい。

はんだ層 8 を形成する工程では、はんだ層 8 の密度を理論密度の 50 % 以上 99.9 % 以下にする必要がある。そのためには、例えば、1 つの方法としてはんだ層 8 の成膜速度を 1.3 nm/秒 以上にするとよい。成膜速度を上げると密度が向上する原理については必ずしも明らかではない。一般的に成膜速度が小さい場合には、はんだ層を構成する原子が安定な位置に移動するため、はんだ層内に原子を最密に充填することができない。そのため、はんだ層の密度が小さくなると考えられる。これに対して、成膜速度が大きい場合には、はんだ層を構成する原子は、安定な位置に移動する前に、他の原子に取り囲まれて移動することができなくなる。その結果、はんだ層内に原子を最密に近い状態で充填することができ、はんだ層の密度が大きくなると考えられる。

なお、所定のパターンを有するはんだ密着層およびはんだ層の形成方法としては、上述のメタルマスク法に代えて前述のフォトリソグラフィ法を用いてもよい。

次に、第 10 工程で、その母材基板を所望のサブマウントの長さ、幅に切断分割し、図 2 に示すサブマウント 3 を得る。

次の第 11 工程では、半導体発光素子としてのレーザーダイオード 2 を接合する。具体的には、図 3 に示すように、加熱により溶融したはんだ層 8 の上に、矢印 9 に示すように同素子を配置し、はんだ層によってサブマウントに接合する。このようにして、図 2 の半導体装置 1 が完成する。

以上の実施の形態 2 に従ったはんだ層 8 は、実施の形態 1 のはんだ層 8 と同様に銀錫系はんだの理論密度の 50 % 以上 99.9 % 以下の密度を有する。

以上のような本発明のサブマウントおよび半導体装置では、溶融前のはんだ層の密度が理論密度に対して 50 % 以上 99.9 % 以下であるため、半導体発光素

子とサブマウントの接合強度をより一層高めることができる。その結果、半導体装置の実用信頼性をより一層向上させることができる。

実施例

5 (サンプルの作製と評価)

以下の手法により、表 1 に示される試料 1 から 11 のサブマウントを製造した。試料 2 から 11 が実施例に対応し、試料 1 が比較例に対応する。

表 1

試料 番号	基板	はんだ層				レーザダイオード	
		はんだ組成比 (質量比)	はんだ膜厚 (μm)	はんだ 相対密度 (%)	はんだ成膜 速度 (nm/s)	接合温度 ($^{\circ}\text{C}$)	ダイシヤ 強度 (MPa)
1	AlN 焼結体	Ag:Sn=32:68	1.5/4.0 (Ag/Sn 積層)	42	1	250	37
2	AlN 焼結体	Ag:Sn=32:68	1.5/4.0 (Ag/Sn 積層)	62	1.5	250	47
3	AlN 焼結体	Ag:Sn=32:68	1.5/4.0 (Ag/Sn 積層)	99	2	250	52
4	AlN 焼結体	Ag:Sn=32:68	1.5/4.0 (Ag/Sn 積層)	92	5	250	51
5	AlN 焼結体	Ag:Sn=32:68	1.5/4.0 (Ag/Sn 積層)	88	9	250	50
6	SiC 焼結体	Ag:Sn=32:68	1.5/4.0 (Ag/Sn 積層)	94	2	250	49
7	Al ₂ O ₃ 焼結体	Ag:Sn=32:68	1.5/4.0 (Ag/Sn 積層)	95	2	250	47
8	CuW	Ag:Sn=32:68	1.5/4.0 (Ag/Sn 積層)	97	2	250	48
9	AlN 焼結体	Ag:Sn=10:90	3.5 (合金)	96	2	250	49
10	AlN 焼結体	Au:Sn=80:20	3.5 (合金)	93	2	285	47
11	AlN 焼結体	Au:Sn=10:90	3.5 (合金)	94	2	230	45

まず、表 1 に示した材質の基板を準備した。寸法はいずれも、縦×横×厚みが 50 mm×50 mm×0.4 mm とした。この基板の表面を研磨して、主表面 4 f の粗さ R_a を 0.05 μm とした。次に、フォトリソグラフィを用いたリフトオフ法と真空蒸着法により、厚みが 0.1 μm の Ti 膜 5 b と厚みが 0.2 μm の Pt 膜 5 a と厚みが 0.6 μm の Au 膜 6 からなるメタライズ層を形成した。なお、試料 8 については、上記メタライズ層の代わりに厚みが 1.0 μm の Ni メッキ膜と厚みが 1.0 μm の Au メッキ膜からなるメタライズ層を形成した。

次に、はんだ密着層 7 となる遷移元素層 (Ti、厚み 0.06 μm) および貴金属層 (Pt、厚み 0.05 μm) をメタルマスク法と真空蒸着でメタライズ層上に形成した。

その後、すべての試料に対し、はんだ層 8 をメタルマスク法と真空蒸着で形成した。はんだ層の組成、膜厚および成膜速度は表 1 に示した通りである。表 1 中の「はんだ組成比」は、はんだ層を構成する元素の質量比を示す。「はんだ相対密度」とは、はんだ層を構成する材質の理論密度に対するはんだ層の密度を示す。

さらに、基板 4 を切断することにより、縦×横×厚みが 1.2 mm×1.5 mm×0.3 mm のサブマウントを、それぞれの試料 1 から 11 について、10 個ずつ作製した。そして、それぞれの試料について、はんだ層を窒素雰囲気中で加熱により熔融させてレーザーダイオード 2 を接合した。その接合温度は表 1 に示した通りである。

このようにして得られた半導体装置 1 (図 1 参照) の、レーザーダイオードのサブマウントに対する接合強度を MIL-STD-883C METHOD 2019.4 に基づいたダイシアー試験 (DIE SHEAR STRENGTH TEST) により測定し、各試料番号の 10 個の試料の接合強度の平均値を求めた。その結果も表 1 に示す。

表 1 の結果より、本発明によるサブマウントおよび半導体装置においては、比較例のそれらに比べ、半導体発光素子とサブマウントの接合強度が向上していることが分かる。

(成膜速度とはんだ層の密度との関係)

はんだ層の成膜速度をさまざまに変化させて、成膜速度とはんだ層の密度との関係を調べた。その結果、はんだ層の成膜速度が 1.3 nm/秒 以上であれば、はんだ層を構成する材質の理論密度に対するはんだ層の密度が 50% 以上 99.9% 以下となり、さらに、はんだ層の成膜速度が 1.8 nm/秒 以上 10 nm/秒 以下であれば、はんだ層を構成する材質の理論密度に対するはんだ層の密度が 80% 以上 99.9% 以下となり、これらの範囲で特に好ましい接合強度が得られた。

今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態および実施例ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

請求の範囲

1. サブマウント基板と、前記サブマウント基板の主表面上に形成されたはんだ層とを備えたサブマウントであって、
- 5 溶融前の前記はんだ層の密度が前記はんだ層を構成する材質の理論密度の50%以上99.9%以下である、サブマウント。
 2. 前記はんだ層は、金錫合金、銀錫合金および鉛錫合金からなる群より選ばれた少なくとも1種を含む、請求項1に記載のサブマウント。
 3. 溶融前の前記はんだ層は、前記サブマウント基板の上に形成され、銀を
 - 10 主成分とする第1の層と、前記第1の層の上に形成され、錫を主成分とする第2の層とを有する、請求項1に記載のサブマウント。
 4. 前記サブマウント基板と前記はんだ層との間に形成された電極層をさらに備えた、請求項1から3のいずれか1項に記載のサブマウント。
 5. 前記電極層は金を含む、請求項4に記載のサブマウント。
 - 15 6. 前記はんだ層と前記電極層との間に形成されたはんだ密着層をさらに備え、前記はんだ密着層は、前記はんだ層側に設けられて金、白金、パラジウムおよびそれらの合金からなる群から選ばれた少なくとも1種を主成分とする貴金属層と、前記電極層側に設けられてチタン、バナジウム、クロム、ジルコニウム、ニオブおよびそれらの合金からなる群から選ばれた少なくとも1種を主成分とする遷移元素層とを含む、請求項4または5に記載のサブマウント。
 - 20 7. 前記サブマウント基板と前記はんだ層との間に形成された密着層と拡散防止層とをさらに備え、前記サブマウント基板の主表面に接触するように前記密着層が形成されており、前記密着層の上に前記拡散防止層が形成されている、請求項1から6のいずれか1項に記載のサブマウント。
 - 25 8. 前記密着層はチタンを含み、前記拡散防止層は白金を含む、請求項7に記載のサブマウント。
 9. 前記サブマウント基板は窒化アルミニウム焼結体またはアルミナ焼結体を含む、請求項1～8のいずれか1項に記載のサブマウント。
 10. 請求項1～9のいずれか1項に記載のサブマウントと、前記サブマウ

ントの前記はんだ層上に搭載された半導体発光素子とを備えた、半導体装置。

要約書

高い接合強度で半導体発光素子を取りつけることができるサブマウントを提供する。

- 5 サブマウント 3 は、基板 4 と、基板 4 の主表面 4 f 上に形成されたはんだ層 8 とを備える。はんだ層 8 の密度がはんだ層 8 を構成する材質の理論密度の 50 % 以上 99.9 % 以下である。はんだ層 8 は、金錫合金、銀錫合金および鉛錫合金からなる群より選ばれた少なくとも 1 種を含む。溶融前のはんだ層 8 は、基板 4 の上に形成され、A g 膜 8 b と、A g 膜 8 b の上に形成された S n 膜 8 a とを有する。
- 10 サブマウント 3 は、基板 4 とはんだ層 8 との間に形成された A u 膜 6 をさらに備える。